Arquitetura de processadores utilizados em sistemas embarcados

o Olá pessoal então se fazendo nossa primeira aula das tecnologias utilizadas em Sistemas embarcados sendo que como eu comentei com vocês essa aula Ela vai ser quebrado em várias pequenas aulas teóricas sobre n assuntos que importam e importa o bastante para sistemas embarcados então o primeiro ponto que é nós vamos trabalhar é conhecer um pouquinho ou revisar um pouco de arquitetura de computadores fazer o paralelo com as arquiteturas de processadores de sistemas embarcados e dá o pontapé inicial para fazer a revisão da assemble o que vai ser a extremamente necessária quando nós tiramos falando de

porte de sistema operacional Então vamos lá então nesse primeiro momento a gente vai falar um pouquinho sobre arquitetura de processador é e Se nós formos considerar E ai informação mais básica que a gente tem sobre arquitetura Nossa conhecemos vocês cursar a desprender arquitetura de computadores que duas arquiteturas se destacam tão arquitetura cisc e arquitetura risc então que significa o Sesc AM o conjunto de instruções ou computador com conjunto de instruções completas e o risco ele vem de reajuste no chão 7 com Pedro então é computador com conjunto de instruções reduzido e esse nome nos seus

primórdios ele queria dizer alguma coisa mas nós temos que interpretar Aqui hoje nem sempre o nome representa exatamente como essas arquiteturas funcionam tão o que a gente sabe do uns esqui por exemplo é que as instruções de máquina que são as instruções e quando vocês pegam código em C com Pilão ele para linguagem assembly e a linguagem assembly é uma forma de ver uma representação de instruções no final das contas essas linhas de código em assembly Na verdade são linhas de instruções de máquina Ah e não se esqueça essas instruções de máquina elas são quebrados

ou são convertidas no microcódigo menor ainda que essa instrução de máquina da sempre que a gente programa E essas microinstruções sim é que está são executadas pelo hard então o primeiro tem uma conversão e depois eu tenho acepção Oi Jane por que isso acontece no cisc né porque como Teoricamente as instruções são muito complexas eu quebro em pequenas operações E essas pequenas operações depois de serem quebradas elas são executadas sequencialmente Jânio em um processador cisc e risc é eu tenho a execução direta da instrução e eu tenho disponível lá em linguagem assembly e Programe e

proporcionalmente né e instruções de máquina bom então Teoricamente os isso que ele não é só complexo a as instruções eu tenho mais instruções e por ter por eu ter muitas instruções algumas dessas instruções são completas eu já não disse que eu tenho menos instruções o contexto são é reduzido e se eu quiser fazer algo complexo eu faço uma chamada de um conjunto de instruções que vai me permitir fazer essa execução de algo mais complexas e isso traz alguns benefícios né Tem um conjunto de instruções reduzido ou mais simples e e a gente vai ver esses

benefícios no decorrer dessa ao bom a primeira coisa que vocês têm que notar é que a premissa básica lá do do risco ou do cisc ela não se propaga para maridos arquiteturas modernas são se eu pegar a base base mesmo do que há anos atrás nós tínhamos por cisc e risc eu tenho muito processador com arquitetura pura puramente cisc puramente risco então um processador que a gente ainda tem no mercado que é puramente cisc é um hcs08 da hoje não mais pesqueiro ela mxp ele foi da Motorola depois da e ela parte sua mãe várias

empresas menores e uma delas é fresquinho e a festeira foi comprado pela XP Oi e Esse processador da XP Hoje ele é puramente cisc algumas coisas que a gente sabe doces que aquele além do conjunto de instruções complexo eu tenho execução na de vários ciclos de clock necessários para completar a execução de uma instrução espaçador é assim e eu tenho as várias instruções fazendo acesso direto à memória RAM on e já o pique é um exemplo de processador é puramente risco bom então o processador diz que ele tem várias características interessantes uma delas é a

questão do conjunto de instruções ser de tamanho fixo isso traz algumas vantagens e o processador risc da microchip o pique ele é um processador puramente Disk sem ter nenhuma característica de esqui e Tá bom mas quem que é o processador cisc mais conhecido aqui nós programa de vocês trabalharam lá mas prender arquitetura é um x86 vocês devem notar que alguns processadores eles quebram padrões de compatibilidade os x 86 ele nunca quebrou compatibilidade então um código que vocês usaram lá no processador 286 386 486 assim por diante depois Pentium II e depois dos corr todos os

códigos são compatíveis por quê Porque os programas são compiladas em instruções cisc do x86 E no entanto pessoal mas arquiteturas modernas o que aconteceu se você tivesse essa ideia do cisc vocês teriam provavelmente perda de desempenho nos processadores modernos pelas grandes diferenças que você deve ter visto em arquitetura por exemplo de desempenho de memórias de registradores e memória RAM esta aqui é usado no computador ou no celular bom então para obter alguns benefícios do processador da arquitetura risc esses processadores cisc tem suas instruções de codificadas em microinstruções risc estão no final das contas Hoje os

processador corte a gente usa da Intel os processadores da AMD eles o final das contas eles usam uma estrutura mista e cisc e risc hoje pessoal os principais processadores que a gente utiliza são Risk mas eles não são aquele risco e mais tradicional por exemplo um conjunto de instruções reduzidos ou por exemplo com o tamanho de instrução fixa e um alguns exemplos desses processadores são o nome que vocês veem bastante inserção e celulares tablets e microcontroladores e nós temos o risque o risco e cinco que a novidade depois eu vou comentar sobre ele é um

processador de arquitetura aberta desenvolvido pela Universidade de berkeley nós temos um bis comigo já foi usado bastante em videogames em roteadores e outras coisas e nós temos o powerpc e o Spark que são a processadores que foram muito utilizados hoje em dia não sei qual é a penetração deles a no mercado né mas foram bastante utilizados os servidores é tão largas e um processador dbm o Spike O professor ação então esses processadores seguem as principais premissas do rim na arquitetura risc mas eles não são uma arquitetura risc pura bom hoje cada vez mais se eu

for separar só mercado de embarcar semi controladores cada vez mais a arm vem crescendo um participação no mercado o tanto que se eu pegar um fabricante para uma nxp nota em que eles têm que ao processadores e controladores processadores arm microcontroladores arm processadores powerpc e arquiteturas adicionais e daí aqui aparece o processador um hcs08 são notem que esses prestadores eles não são Legacy eles não são legados ainda mas eles perderam muita participação no mercado bom então o processador da dessa nxp que era da fui eu que tinha muita atenção no mercado era o S12 o

processador de 16 bits nem controlador na verdade muito utilizado no mercado automotivo Oi e o processador hcs08 era um bico congelador muito usados nas mais variadas aplicações e já microchip ela continua fabricando e fomentando tanto pique quanto a VR porque a microchip comprou da Taty mell o número de compra toda linda da net meu né a gente catmel se fundiu com a Microsoft no entanto pessoal notem que no site no próprio site da Microsoft a imagem mais atual que eles têm a informação Aqui tá dizendo que em 2013 e já tinham vendido né O Enviado

12 bilhões de pizza e sete bilhões de rr até 2015 Ah mas essa informação aqui ela tá um pouco datado e a gente não tem informações hoje de mercado pela microchip nos processador Explique a VR sendo pequeno mundo dá um processador risc bem puro e o ADR e um processador risc com algumas características já que fogem ao pouco as premissas básicas de um processador risc puro bom mais pequeno nós temos hoje no mercado eu vou pular essa figura nessa figura melhor nota em pessoal e E se eu for pegar só a arm eles têm as

linhas que eles chamam de processadores arm clássicos processadores arm da minha córtex e processadores da linha corta que seja separam em microcontroladores e processadores da profundamente embarcados processadores de tempo real e processadores de aplicação tão notem que a arme tem uma grande Gama de processadores e isso fez com que ela de certa forma dominasse o mercado em várias áreas é tão português ela separa aqui em processadores da linha clássica hoje em dia pessoal pouco se vê Novos Produtos com esses processadores para vocês terem uma ideia por exemplo esse arm11 que foi um processador utilizado nos

primeiros celulares tanto 9 quanto 11 nos primeiros celulares pouco mais para o lado do do smartphone Então esse arm9 que ele era usado em processos em celulares o que tinha um já se acessa internet outras coisas mais sempre elas touchscreen e o arm11 ele começou a ser utilizado em nos primeiros celulares com telas touchscreen já o arm set e algumas versões do arm9 Eles eram muito mais para o campo do profundamente marcado né Eles não eram exatamente em microcontroladores Mas eles eram para aplicações mais e marcadas E no entanto hoje armas separou bem essas famílias

com as famílias m r e a Então nós vamos trabalhar principalmente para as famílias dos processadores da linha RM o m vendem microcontroller pessoal então a qual foi o primeiro processador microcontrolador na verdade não sabe alarme foi o m300ew m0 Esse é um Na verdade só um é um é um código em vhdl para vocês implementar em RPG ar mas os processadores que a gente tem no mercado hoje são m0omo 410 Plus e depois nós temos um M7 que eu vou falar um pouco depois então a nossa interesse primeiro lançaram essa família M13 depois eu

vou falar sobre elas depois eles lançaram um processador mais simples e depois um processador mais complexo nossa Oi boa noite e a jogos processadores que existiam de caçadores de tempo real persson são processadores que tenham desempenho quase tão bom quanto o desempenho dos prestadores de aplicação mas com consumo mais próximo dos microcontroladores então eles são apostadores intermediários que a arm fábrica para dispositivos embarcados de alta capacidade de processamento no entanto pessoal eu não vejo tanto uso desse tipo de processador ele tem mais diferenças depois eu quando eu for falar por exemplo densidade de código conjunto

de instruções mais vinculada processadores eu vou abordar um pouco essas diferenças e os processadores de aplicação só pensadores utilizados em celulares e Tablets já Executa os sistemas operacionais de alto nível como por exemplo Linux e Android bom então na parte de sistemas embarcados nós ficamos aqui nos processadores da linha M esses pensadores da minha R1 tá bom ah para quê que a ami lançou o arm Cortex M3 então eles lançaram esses pensadores para aplicações um eficiência energética que também necessitavam de coletividade então esses processadores aqueles tem bastante suporte a USB comunicação internet wi-fi essa é

a grama e aplicação dos processadores da linha MTS e já os processadores da linha m0 m0 Plus Eles foram lançados para a criação de microcontroladores que iam substituir SMU e computadores de 8 bits bom então aqui eu já tinha um processador de 32 bits de Alto desempenho e ele simplificaram processador para reduzir a de silício para reduzir o custo e fizeram pequenas modificações do Hemisfério Plus permite ainda mais economia de energia então nós tem aqui que eles comentam em aplicações usando uma pequena bateria com até 15 anos de duração da bateria então a maioria dos

nas aplicações de redes de sensores por exemplo Ela utiliza Hoje os processadores m0 Plus e após a arma e lançou M4 e com M4 esse trouxeram instruções de processamento de sinais digitais e Unidade de ponto flutuante então oib4 é um processador que a eu preciso processar áudio por exemplo o M4 é mais recomendável que o M3 e mais recentemente a arma e lançou o arco e corta que servi 7 que é um processador de altíssimo desempenho unidade de ponto flutuante de precisão dupla a o memória Cash mais livres e melhora Cash na verdade pelo quarto

embora Cash Então esse é um processador de altíssimo desempenho que na minha opinião entra já no desempenho dos processadores da linha R mas porque quem está falando tanto de ar mina aí nós tem que e eles dizem aqui ó esses processadores aqui eles entram na linha eu diria que até aqui ó os pensadores Então na linha dos processadores de 16 e 32 bits tradicionais no espaço desse prestadores e o m0 m0 Plus no espaço dos tradicionais 8/16 BT os portadores de 8/16 vídeos né então eles tentaram a dominar com a sua linha de processadores aí

a faixa dos 8 16 32 bits na ideia de ter a processadores risc não é exatamente puros de Alto desempenho baixo consumo de energia que em dominal o campo aí dos micro a dores e sistemas embarcados Então por que que eu falo um pouco de arma porque depois a gente vai falar sobre o conjunto de instruções é arm porque quando nós formos a trabalhar com sistemas operacionais nós vamos querer adaptar um sistema operacional apresentar nesse tipo de processador e o engenheiro de computação ele tem que ser capaz de entender como que o sistema operacional funciona

e como ele é utilizado ou não para trabalhar com um sistema operacional E aí [Música] ah e hoje pessoal nós temos inclusive processadores arm dual-core assimétricos para ser utilizados como e controladores é o caso dessa linha que dá stm que traz um processador da linha córtex a aplicação no mesmo Silêncio que o processador da linha córtex M4 bom então o que que vocês ganham com isso vocês executam no sistema operacional de alto nível nesse processador por exemplo Linux e para o que vocês precisam de altíssimo desempenho de tempo real vocês utilizam no sistema operacional do

tempo real nesse processador da linha M4 e vocês tem tudo isso no mesmo silício compartilhando memória e periféricas então hoje nós temos já me computadores extremamente avançados principalmente nessa arquitetura híbrida e de ou assimétrica não é um duocort métrico de 2 prestações iguais é um duocor as Inmetro Tá bom mas vamos voltar e baixar um pouco nível entender o que que é esse a estrutura Risk não turma tão a para depois chegar conclusão do que que esses processadores de façam seus não se esqueçam Risque ou seres são uma mistura então não atende PSOL na eu

peguei como exemplo um conto falar tem um processador hoje nem computador né e perdeu muito mercado para os processadores da linha arm ele faz parte lá da do portifólio da nxp e ele é baseado nos processadores muito antigos que foram usados na vídeo-game Atari não é populismo computador Macintosh da Apple e na nessa época Esse processador que tinha o nome de 68 mil ele era um cisto então aos anos atrás a Motorola não época né Depois fiquei hoje XP notificou Esse processador para transformar ele não sei me rir então vou ter mais "aqui não tô

colocando ligado porque cê me risca uma mistura de arquiteturas é porque ele tem uma característica que é de processador cisc que é várias instruções com operações diretas na memória então vocês vão ver que o risco e poucas instruções conseguem acessar a memória RAM diretamente eu já não gostar dor cisc a maioria das instruções conseguem acessar a memória RAM diretamente E isso tem um impacto muito grande desempenho quando eu tô falando de um computador ou no celular e tem memória SD Ram de baixo desempenho atrelada a memória Cash e registradores de Alto desempenho agora quando eu

pego um processo um microcomputador mais simples a memória RAM ela já é de Alto desempenho então não há nenhum problema das instruções fazerem acesso direto à memória RAM e isso é algo que vocês não vem lá em arquitetura E no entanto para reduzir um pouco a complexidade permitir a criação de um parque Line mais eficiência depois vamos falar em cartilagem eles criaram algo chamado isso aqui também ajuda a necessidade de corre tudo estão juntos comentar algo chamado com conjunto de instruções risco e de tamanho variável o tamanho da instrução vai haver característica desses mas quando

o tamanho da instrução é variável Mas não tão variável eles chamavam chamaram de risco e de conjunto instrução variável porque não tão variável porque um processador cisc ele permite instrução de tamanho 1 bytes 2 bytes 2 bytes 4 5 mais 6 mais 7 mais e assim por diante aqui não Aqui nós temos instruções de 2 bytes ou quatro anos então não é o tamanho fixo por exemplo sua 4 bytes Mais também é não é tão variável toda chamaram esse conjunto de instruções de tamanho de risque variável e eles dizem pessoal o dízimo na época que

o couro faz processador Ocupa um Sweet Spot quem joga jogos de raquete sweetspot ao ponto doce da raquete não melhor. Bom dia bola é o centro da raquete então ele é o ponto doce ou a melhor combinação possível entre arquitetura cisc e arquitetura risc convencional de tamanho de instrução fixo É mas esse ano que eles chegaram no melhor combinação fazendo um balança e ótimo né entre densidade de código e quantidade de transistores então ele não tem tanto transistor como tem um processador cisc que é mais complexo e ele também permite uma boa densidade de código

que algo e também vem dos processadores cisc Mais ele também tem o desempenho os postadores riscos o John essas dizem que a tecnologia única na época só que vocês vão ver que no final das contas o ar me também usa algo semelhante então eles têm esse essa característica de risco e Mas eles têm instruções que fazem acesso direto à memória não é e Esse processador Foi bastante utilizado em uma época porque ainda XP tinha uma família que eles chamavam a família flats em que vocês tinham me controladores ou com o processador quando faz um ou

um hcs08 O que que você ganha com isso os periféricos eram iguais Eu estou desenvolvendo um produto um processador de 8 bits porque ele tem menor custo Quem ganhou chegou à conclusão de que eu preciso mais desempenho de processador eu não tinha um microcontrolador exatamente igual os mesmos periféricos ou os mesmos pinos nas mesmas posições mais que tinham cor diferente o par de desempenho melhor e daí nesse caso eu tinha opção de trocar o processador no entanto pessoal a arma Entrou tão forte no mercado e hoje os processadores arm eles estão e custo inferior a

esses processadores de 8 bits 8-bits e esses professores perderam muita fatia de mercado justamente por causa disso por que que eu vou pegar um professor de 8 meses que é mais de mais alto custo e têm menor desempenho se eu posso já não de baixo custo de 32 bits e também é eficiente energeticamente então esses pensadores começaram a diminuir sua participação no mercado é bom a gente falou um pouco então de processadores agora nós vamos falar mais de risc e cisc para depois voltar analisar o ar me por exemplo não quais são algumas das premissas

da abordagem risco e maior desempenho pode ser obtido se cada instrução o pai exatamente uma palavra de memória então o que que significa um processador risc puro deveria ter suas a as suas Produções todas de tamanho do barramento do processador se opôs a Dori 16-bits todas as inscrições deverão ser 16 vezes se o processador 32-bits a princípio todas as instruções deveriam ser 32 bits o que que essa restrição nos traz ela reduz a complexidade do processador então eu ocupo - transistores eu tenho - blocos a arquitetura do processador a decodificações a decodificação de instrução é

mais simples e o número de situações que podem ser incluídos na CPU também se reduz porque não tenho uma flexibilidade desse tamanho de 32 bits ou 16 bits ou até têm processadores construções de 12 Bis é mais mais do que isso com mais uma premissa do Risk eu consigo chegar na utilização de um pai plan o quê que é a segunda premissa do Risco todos os operandos de instruções aritméticas e lógicas deve estar nos registradores do processador então diferente de um cisc esse eu vou fazer uma soma um dos operandos pode estar na memória RAM

no Risk todos os operandos tem que tá dentro e registradores é isso ajuda a simplificar as instruções mas também propicia a implementar unidades de processamento em que eu consigo quebrar a o processamento instrução das situações em várias operações bem conhecidas e Isso facilita eu implementar o que a gente Under Fire Live bom então aqui é um exemplo de um pai prima de cinco estágios pessoal então eu tenho estágio aqui carrega instrução o estádio que depois fica instrução o estágio que executa a instrução o estágio e acesso a memória para gravar o resultado dessas instruções e

esse whitbeck aqui é um estágio que dependendo do que aconteceu na instrução eu tenho que poder voltar um passo na instrução para corrigir algo que eu estava em espera eu não vou entrar em detalhes de partilhar em e Inclusive eu vou mostrar para vocês a mais do que um pai plano genérico mais um parte Line de processador real como ar o que que eu ganho com isso pessoal seria muito difícil criar um processador risc a ti completa uma instrução por ciclo de clock que essa também é uma preguiça do Risco e eu teria que ter

uma complexidade muito grande de errada para conseguir isso sempre né agora compartilhe Line pessoal nós tem que aqui são ciclos de clock então tem a primeira instrução de subtração sendo carregada no 1º ciclo no segundo ciclo de clock pessoal eu já tô carregando uma segunda instrução Oi e já tô decodificando a primeira no 3º ciclo eu tô depois ficando a segunda instrução executando a primeira instrução e aqui eu tive o problema é que eu não consegui carregar uma terceira porque porque existe uma interdependência das instruções e subtração entendi porque elas usavam os mesmos operamos para

que que eles usam esse exemplo para mostrar um caso de uso do site Beck Mas qual que é a conclusão do Parque Line pessoal que E se eu quebro em estágios a execução das instruções ou em algum desses ciclos de clock eu consigo completar lá a minha primeira instrução geralmente Ciel un plan de cinco estágios após o quinto ciclo de clock eu completei acepção da minha primeira instrução E no entanto pessoal lá no sexto ciclo de clock eu já completo A da segunda instrução e no sétimo ciclo eu já compro essa talvez uma terceira instrução

e o quê que isso permite que após um tempo de carregamento do Parque Line a a cada novo ciclo de clock eu consigo completar uma inscrição e tem vários pequenos problemas né pessoal por exemplo saltos saltos condicionais e bicondicionais é esses problemas de Deus whitbeck que a interdependência de instruções se usam os mesmos Operários mas se tudo dá certo no compilador e a cada ciclo de clock Geralmente eu completo uma instrução e com isso eu consigo a premissa do Risco e quer o tamanho de instrução é fixo Mas também eu termino uma instrução por ciclo

de clock e isso me permite maior desempenho porque nos esquis tradicionais eu posso no mais precisar por exemplo cinco seis sete é a ciclos de clock para completar uma instrução isso permite que eu baixo clock do processador pessoal E com isso eu consigo economia de energia dão nota em que a um processador PC aí ele trabalha até os 4 GB sem o modo turbo e o celulares eles estão hoje na parte de um ponto alguma coisa giga-hertz por que que eu consigo desempenho semelhante com clock menor porque eles são processadores risc com essa premissa é

que eu termino uma instrução por segunda e quarta tá bom se eu pegar um processador como o corte quiser me três que foi o primeiro homem controlador na área ele é um ele tem três estágios de cartolina mas não tem que ir para sim ele poderia ter mais estágios mas o que que arma acesa e em vez de cada estágio ser uma coisa só esses estágios são um pouco mais eu disse ano é o corte que importa dizer-me três e ele duas morna ele faz mais em cada estágio e eles dizem que isso aumenta o

desempenho é total 1 é tão novinha aqui ó que o estágio de carregamento é um só ok mas nesse estágio aqui ó além da decodificação eu já tenho desculpem eu já tenho uma leitura de registradores e se tem os alto aqui eu já tenho uma especulação o que que é especulação intenção quando eu tenho um parte Lines eu souber que vai haver um salto eu consigo Jair carregando as instruções do salto no parque line e não as instruções que estão na sequência da próxima instrução a vai ter uma interrupção vai ter um salto condicional não

condicional então a sequência do código não é a próxima instrução que tá no memória é uma instrução que está em outro lugar de memória então eu especulo para tentar descobrir isso e eu já faço tudo isso no estádio de decodificação e o terceiro estágio pessoal nós tem aqui ó ele é seco se inscreve no Memória também tenho multiplica de vídeo faz shift ele faz acesso o endereço daí então ele faz muito mais coisa do que aquele estágio de execução lado cinco dos desse padrão de cinco estágios então execução o acesso a memória aqui ó ele

tá junto aqui e essa escrita Isso é que é é uma é um acesso a memória então Esse processador tem preso estar disciplina significa que Ele carrega está sempre executando os 13 instruções juntos mas a cada ciclo de clock ele completa uma delas E aí é mais nossa em pessoal isso é mais interessante ainda que aí se eu tiver em da da própria documentação da arma o que que eles tão dizendo aqui ó tanto have to two institutions can be Fashion que está dizendo que até duas instruções podem ser carregados juntos mas por que isso

pessoal porque os processadores da linha a corda 10m 3M 4m 7 tem instruções de 16 e 32 bits bom então o que que eles tão dizendo aqui que sem instrução Ford 16-bits eu consigo carregar duas uma vez a instrução folha 32 bits eu vou carregar uma só então já tenho outro paralelismo aqui e já aparece uma outra coisa pessoal roupa mas ele não é risque e o risco e não deveria ter uma instrução sempre de tamanho fixo virar Caçador 32 meses Pois é pessoal então vejam que esses processadores eles não são Risk por eles têm

instruções de dois tamanhos parecido com o ponto Faro Para Não Dizer igual então eu consigo decodificar as duas juntas não consigo porque eu não tenho duas unidades de decodificação mas eu consigo carregar duas uma vez só então o que que vai acontecer o próximo ciclo de debate Line se eu carregar duas eu não vou carregar nada aqui é isso que estão dizendo que eu Já carreguei duas torções e eu não tenho mais instruções e depois ficar são execução e Tá bom mas o pai pioline pessoal ele pode ser ainda melhorado e são os pais online

superescalares todo processador de Alto desempenho tem cartilagem superescalar o que que eu consigo o que que é o plano superescalar no final das contas eu duplico algumas unidades do processador então nós tem que o m7web córtex M7 ele tem dois shifters ele tem duas unidades lógicas e aritméticas bom então ele consegue fazer por exemplo duas execuções ao mesmo tempo e ele consegue também fazer chips ao mesmo tempo então não tem no parque online aqui do M7 inclusive ele consegue carregar duas instruções ao mesmo tempo ele consegue decodificar dos Seus Sonhos Ao mesmo tempo e consegue

executar executar duas instruções ao mesmo tempo e quando eu tenho mais de uma unidade de execução a mais de uma unidade de decodificação chamo isso de parte Line superescalar nesse caso pessoal aqui no M7 eu tenho para Clarice para escalar de 6 estágios o que mais que eu ganho com isso pessoal a cada ciclo de clock em vez de completar uma instrução eu completo duas porque eu não tenho exatamente seis passos para a instrução no caso que vocês não atende que eu tenho o ief e deu excesso O que é sete decodificação execução ação memória

USB corner ele quebrou em cinco Mas ele tem seis estágios então ao final aqui do quinto do 5º ciclo de clock ele já com E você tá duas instruções no final do próximo ciclo de clock ele consegue completar mais duas instruções e assim por diante então eu consigo aqui não aumentei o ciclo de clock mais um ciclo de clock mas se puder coloque vou completando Então nossa em que em vez de completar uma instrução possível de Coloque ao completo duas e como isso eu tenho mais desempenho ainda Oi e esse desempenho ele vem do Whisky

né por isso que Deus está mais instruções termicamente são fixos né eu quebro em pedaços de execução e como eu tenho partline depois de papelaria superescalar eu consigo completar uma uma ou mais instruções por ciclo de clock e isso me permite desempenho Inclusive a minha permite diminuir clock e consequentemente desempenho consumo de energia de um professor risco que ele é um processador para baixo consumo de energia e é para isso que a gente usa ele sem celular tá E para o meu futuro em computadores notebooks laptops e e aqui dá para entender um pouco melhor

Bastante para instalar né pessoal então eu coloquei aqui ó vários blocos de processamento executo em paralelo então só que vai tem interdependências de algumas coisas né então para lidar com as dependências o hardware armazena situações em buffers e dependendo reordena errado a execução das instruções então para classificou escalar ele é de certa forma complexo é a e daí o quê que eles dizendo para clássico sobre escalar Então vocês tem a execução ou processamento simultâneo de várias coisas em uma Ted não tenho várias instruções de um atrésicos executando concorrentemente mas para eu ter duas tragédias executando

concorrentemente eu não me ajuda a ter parto antes para escalar eu preciso ter um do ocordo são duas coisas e aqui eu tô executando instruções paralelamente e quando eu tenho mais de um corre eu estou executando trades para alemão são coisas diferentes Resumindo pessoal tão um processador cisc ele dá ênfase hard porque porque por mais tem que tantas instruções e tanta complexidade para conseguir decodificar executar aquelas instruções ele precisa mais transistores para decodificar as instruções como um risco que tem instruções mais simples ele usa - transistores de silício proporcionalmente para decodificação de instruções e ele

dá ênfase a um melhor software ou seja compilador e se eu tiver um bom compilador eu consigo explorar bem esse conjunto de instruções riscos a luz esq as instruções são complexas e elas demoram mais de um ciclo de clock para completar ocupando 100% não na decodificação então entra uma instrução cisc para fazer codificada ela leva cinco se José klock e só quando ela acaba vai entrar uma próxima instrução tem como fazer parte Laine processador cisc tem PSOL Mas é bem mais complexo a Risk Você tem poucas instruções o execução em um ciclo de clock ou

mais de uma instrução possível toque que vocês verão a no superescalar no cisc vocês têm instruções e fazem acesso direto à memória RAM do processador já não risque só instruções de load história que acesso a memória ruim porque isso pessoal porque a memória RAM em geral era de menor desempenho que registradores e Cash bom então vocês devem carregar primeiro tudo para registrador ou Cash e depois executar o processar esses dados e no cisc eu vou ter códigos compilados menores por quê Porque eu preciso - instruções Teoricamente para modificar algo em seu compilar alguns separa para

sempre proporcionalmente instruções de máquina só que eu vou ter alta taxa de ciclos por segundo alto clock do processador para poder dar esse código ter menor densidade ele ocupa menos espaço na memória mais precisa de um toque maior daí mais consumo de energia e já o risque eu vou reduzir o clock do processador mas eu vou ter Teoricamente códigos ocupando mais memória então a ideia do risco é trocar na processamento E Clock mais alto que dá mais consolo por ocupação maior espaço de memória mas a gente vai ter que também não é bem assim então

não se isso que eu vou ter maior quantidade de transistor para decodificar as instruções e no risco eu vou ter mais a quantidade de transistores para os registradores porque a outra diferença do cisc do Risk pessoal Teoricamente um processador diz que tem muito mais registrador do que processador cisc E no entanto vocês vão ver que comece a mente hoje tem processador cisc com bastante registador também então é por isso que eu digo para vocês que não existe mais a culturas puras existe a Teoria do Risco EA teoria do cisc e a culturas mistas bom então

a maior prova daqui Pessoal esse aqui é o conjunto de instruções dos processadores córtex m0m 3M 4m 4S então nós tem que o processador m0 ele tem poucas instruções mesmo ele é um risco e um pouco mais nessa ideia de conjunto instrução reduzido então aqui deve ter umas 30 instruções Esse processador extremamente simples porque ele veio para substituir os processadores de 8 bits já M3 pessoal engloba todas as instruções e tem todas essas instruções aqui é mais the Wind 4 engloba todas essas e tem mais esses aqui e o m4f tem as instruções de ponto

flutuante então se eu destruir distribuição de outra forma vocês vão ver que eu tenho as instruções de processamento Geral de dados fazer um teste em um bit fazer deslocamento shift a comparação coisa bem simples vocês tem miséria já no M3 vocês têm instruções para manipular dados ou bits mais avançados e já no M4 Pessoal vocês têm instruções para processamento digital sinais instruções e multiplique acumula instruções que são utilizadas por exemplo para algoritmos de filtros digitais controle esse tipo vocês vão ter ganho m4com 4S strass o ponto flutuante a nossa em pessoal que que vocês têm

umas 200 instruções mas a ideia do risco de conjunto instrução reduzido é a e lá suas 30 40 instruções então será que os arm desfiliar-me cortes tem poucas instruções não tem tempo assustador cisco sem instruções e tem processador risc com 200 instruções Então esse nome não faz mais sentido conjunto de instruções reduzido E essas arquiteturas são mistas se tivesse cortadas imagem a mesma coisa só para mostrar aqui na verdade que o M7 ainda adiciona mais algumas instruções do que o M4 então o M7 para as duas coisas ele traz poucas instruções a mais mas ele

traz o parque lá no superescalar né E usei treze miséria M4 não tem bom o ar me pessoal ele domina o mercado eu falo bastante dele porque a gente vai usar bastante arma mais algo que está em evidência no mercado também são os processadores risc 5 são os pensadores envolvidos pela Universidade de berkeley a e é uma arquitetura aberta nós vamos falar mais desses processadores e eles são muito competitivos com os processadores arm mas eu não vou falar ainda de arquitetura deles eu vou falar quando eu tiver falando de deixar de código desempenho entre outros

assuntos porque é isso pessoal porque ele a recém começou a entrar no mercado nos processadores sp32 tão na sequência nas aulas nas nossas aulas de embarcados nós vamos falar um pouquinho mais sobre Esse processador e era isso que eu tinha para hoje pessoal vamos falar ainda muito mais sobre risc e cisc quando nós estivermos falando de um conjunto entre os homens adaptação para sistemas operacionais e outras coisas então na próxima aula nós vamos falar o vamos recapitular um pouco sobre linguagem assim até mais Pessoal espero que tenham gostado